JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03141670 A

(43) Date of publication of application: 17 . 06 . 91

(51) Int. CI

H01L 27/118 H01L 29/50

(21) Application number: 01279160

(71) Applicant:

FUJITSU LTD

(22) Date of filing: 26 . 10 . 89

(72) Inventor:

KANASUGI AKINORI


(54) GATE ARRAY


(57) Abstract:

PURPOSE: To make parallel connections and intersections of gate electrodes of unit cells with simple wiring by dividing gate electrodes at opposite positions of the center.

CONSTITUTION: Gate electrodes 1A and 1B are separated at a position 5, while gate electrodes 2A and 2B are separated at a position 6. The positions 5 and 6 are opposite the center. Therefore, a pattern of unit cells is obtained, in which circuitous wiring can be minimized, and it is possible to make parallel connections and intersections of gate electrodes 1A, 2A, 1B and 2B.

COPYRIGHT: (C)1991,JPO&Japio





19日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A) 平3-141670

fint. Cl. ¹

識別記号

庁内整理番号

每公開 平成3年(1991)6月17日

H 01 L 27/118

S 7738-5F

8225-5F H 01 L 21/82 M

審査請求 未請求 請求項の数 3

(全6頁)

69発明の名称

ゲートアレイ

②特 顧 平1-279160

❷出 平1(1989)10月26日

70発 明 者 金杉 臤 徳 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

切出 頭 人

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

1991代 理 人 弁理士 井桁 貞一

1. 発明の名称

ゲートアレイ

2. 特許請求の範囲

(1) 基板上に、2個のFET が直列に接続された素 子領域が2個平行に対向して配列されたゲートア レイの基本セルを有し、

該基本セルは両方の業子領域上に共通して2個 のゲート電極が形成され、 籔 2 個のゲート電極は それぞれの中央部から反対方向にずれた位置で分 割されていることを特徴とするゲートアレイ。

- (2) 前記2個のゲート電極間に補助配線パターン を設けたことを特徴する請求項1記載のゲートアー レイ。
- (3) 基板上に、2個のFET が直列に接続された素 子領域が2個平行に対向して配列されたゲートア レイの基本セルを有し.

接基本セルは両方の素子領域上に共通して 2 個 のゲート電極が形成され、铬2個のゲート電極は それぞれの中央部から同方向にずれた位置で分割 されていることを特徴とするゲートアレイ。

3. 発明の詳細な説明

(概要)

ゲートアレイ、特にその基本セルに関し、

ゲート電極の平行接続及び交差接続を簡潔に配 線できるような基本セルの構造を提供することを 目的とし.

- (I) 碁板上に2個のFET が直列に接続された素 子領域が2個平行に対向して配列されたゲートア レイの基本セルを有し、放基本セルは両方の素子 領域上に共通して2個のゲート電極が形成され、 接2個のゲート電極はそれぞれの中央部から反対 方向にずれた位置で分割されているように構成す
- (2) 前記2個のゲート電極間に補助配線パター ンを設けるように構成する。
- (3) 基板上に 2 個の FET が直列に接続された素 子領域が2個平行に対向して配列されたゲートア

レイの基本セルを有し、該基本セルは両方の素子 領域上に共通して2個のゲート電極が形成され、 腹2個のゲート電極はそれぞれの中央部から同じ に接続された素子領域3,4により,基板上に2 方向にずれた位置で分割されているように構成す

(産業上の利用分野)

本発明はゲートアレイ、特にその基本セルに関 する.

ゲートアレイは半導体チップ上にあらかじめト ランジスタを形成しておき、 所望の回路に応じて 配線パターンを形成して製造するセミカスタムの「 半導体集積回路装置で、システムの多様化にとも ない広く用いられるようになった。

〔従来の技術〕

ゲートアレイの従来の基本セル構造として、第 7図に示されるパターンが広く用いられていた。 第7団(1)~(3)は従来例による基本セル構造のパ ターンの例を示す平面図である。

[発明が解決しようとする課題]

第7図(3)のセルにおいては、第8図の等価回路 に示すゲート電極の交差接続を行う場合は接続が 困難であり、結果としてしばしば基本セル上の配 線を複雑化していた。

即ち、交差接続を行う場合、従来はゲート配線 を交差させる代わりに第8図のFBT Qia iQiaもし くは Qza,Qzaの内いずれか片側の電源配線を入れ 替えていた。このため配線が非常に複雑化するこ とがあった。

この場合。 セルの配線間隔は数μm程度で、 配線はすべてアルミニウム1層で行われ、配線方 向はセル内であるので上下左右方向である。なお、 ゲート電極はポリシリコン膜である。

本発明はゲート電極の平行接続及び交差接続を 簡潔に配線できるような基本セルの構造を提供す ることを目的とする。

〔課題を解決するための手段〕

上記課題の解決は、基板上に、2個のFET が直

図には、実線で示されるゲート電極 1. IA. 18. 2, 2A, 2Bと、点線で示される 2 個のPET が直列 組の2個直列に接続された FET (Q.4.Q. 及び Q za,Qzg) が平行に配列されている。

第7図(1)において、1、2はゲート電極、3. 4 は君子領域である。

このセルは、ゲート電極し、2はそれぞれ左右 のFET に共通であり、ゲート電極が平行接続され たパターンである。

第7図(2)において、IA、IB、2はゲート電極。 3. 4 は素子領域である。

このセルは、ゲート電極1A、1Bは左右のFET ご とに分割され、ゲート電極2は左右のFET に共通 である.

第7図(3)において、1A、1B、2A、2Bはゲート登 極、3、4は君子領域である。

このセルのゲート電極は4個のFBT ごとに独立 に形成されている.

列に接続された素子領域が2個平行に対向して配 列されたゲートアレイの基本セルを有し、該基本 セルは両方の素子領域上に共通して2個のゲート 電極が形成され、数2個のゲート電極はそれぞれ の中央部から反対方向にずれた位置で分割されて いるゲートアレイ、或いは、前記2個のゲート電 極間に視助配線パターンを設けたゲートアレイ、 成いは、基板上に、2個のPET が直列に接続され た素子領域が2個平行に対向して配列されたゲー トアレイの基本セルを有し、該基本セルは両方の 案子領域上に共通して 2 個のゲート電極が形成さ れ、該2個のゲート電極はそれぞれの中央部から 同方向にずれた位置で分割されているゲートアレ イによって速成される。

(作用)

本発明は、基本セルの2本のゲート電極をそれ ぞれの中心部からずれた位置で分割することによ り、更にゲート電極間に捕助配線パターンを設け て、第2、4、6図に示すように迂回配線を可能

な限り回避して、従来例より簡潔な配線でゲート 電板の平行接続及び交差接続を可能としたもので ある。

(実施例)

第1図は第1発明の一実施例による基本セル構造のパターンを示す平面図である。

従来例の第7図(3)と同様に、実線で示されるゲート電極1A、1B、2A、2Bと、点線で示される2個のFET が直列に接続された素子領域3、4とにより、基板上に2組の2個直列に接続されたPET (8,A,Q,B,B) が平行に対向して配列されている。

この場合。セルのゲート電極は4個のFET ごとに独立に形成されている。

従来例の第7図(3)と相違する点はゲート電極1A. 18の分割位置5と、ゲート電極2A、2Bの分割位置6とがそれぞれの中央部より反対方向にずれている点である。

第2図(1)。②は第1発明の実施例の基本セルの

交差接続は補助配線パターン7を介して第2図に 比し一層簡潔化される。

第5回は第3発明の一実施例による基本セル構造のパターンを示す平面図である。

従来例の第7図(3)と同様に、実線で示されるゲート電極IA、IB、2A、2Bと、点線で示される 2個のFET が直列に接続された素子領域 3、 4 とにより、基板上に 2 組の 2 個直列に接続されたFET $(Q_{IA},Q_{IB}$ 及び $Q_{BA},Q_{BB})$ が平行に対向して配列されている。

この場合。セルのゲート電極は4個のFET ごとに独立に形成されている。

従来例の第7図(3)及び第1発明の第1図と相違する点はゲート電極1A、1Bの分割位置5と、ゲート電極2A、2Bの分割位置6とがそれぞれの中央部より同じ方向にずれている点である。

第6図(1)、(2)は第3発明の実施例の基本セルの接続例を示す平面図である。

第6図(I)はゲート電極の平行接続、第6図(2)は 交差接続の配線を示す。 接統例を示す平面図である。

第2図(1)はゲート電機の平行接続、第2図(2)は 交差接続の配線を示す。

図のように、平行接続は従来と同様に可能であり、交差接続は従来に比し簡潔化される。

第3図は第2発明の一実施例による基本セル機 造のパターンを示す平面図である。

第1図と相違する点はゲート電極1A、18とゲート電極2A、28の中間位置に補助配線パターン 7 が 形成されている点である。

第4図(1),(2)は第2発明の実施例の基本セルの接続例を示す平面図である。

第4図(I)はゲート電極の平行接続、第4図(2)は 交差接続の配線を示す。

図のように平行接続は従来と同様に可能であり、。

図のように、平行接続は従来と同様に可能であり、交差接続は従来に比し簡潔化される。

このように、いずれの実施例においても配線パターンが簡潔になる。

(発明の効果)

以上説明したように本発明によれば、ゲート電極の平行接続及び交差接続が簡潔に配線できるような基本セルのパターンが得られ、配線パクーンを簡潔化することができる。

4. 図面の簡単な説明

第1図は第1発明の一実施例による基本セル構造のパターンを示す平面図。

第2図(1)。(2)は第1発明の実施例の基本セルの接続例を示す平面図。

第3図は第2発明の一実施例による基本セル構造のパターンを示す平面図。

第4図(1)。(2)は第2発明の実施例の基本セルの。 接続例を示す平面図。 第5図は第3発明の一実施例による基本セル構造のパターンを示す平面図。

第6図(1)。(2)は第3発明の実施例の基本セルの接続例を示す平面図。

第7図(1)~(3)は従来例による基本セル構造のパターンの例を示す平面図。

第8図は交差接続した基本セルの等価回路である。

図において.

- 1, 1A, 1B, 2, 2A, 2Bはゲート電極.
- 3. 4 は 2 個の PET が直列に接続された

業子領域,

5. 6はゲート電極の分割位置.


7 は補助配線パターン。

Q,a,Q,a及び Qza,QzaはFET


である.

代理人 弁理士 井桁頁-






第1光明/接径例 第 2 図




第1短




特開平3-141670 (5)


(1) IA 7 1B 7 1B 2B 2B 2B 2B 2B 2B 2B 2B 2B



第2聲明月接帳例 第 4 副



第3発明の接続例 第6图



手統補正會防

平成 年 月 日 2. 3.14

特許庁長官 政

1. 事件の表示

平成 1年 特許級 第279160号

適

2 発明の名称

ゲートアレイ

3. 推正をする者

事件との関係 特許出別人

住所 神奈川県川崎市中原区上小田中1015番地名称(522) 宮子士・通校学で会学士

4. 代理人

住所 神奈川県川崎市中原区上小田中1015番地

官士通、株式会社内 (名(7259) 弁理士井 析 貞 一 電話川崎(044) 754-3035



5. 補正命令の日付

平成 2年 2月27日 (発送日)

6. 福正の対象

図面 (第2図 第4図 第6図) ---

7. 随正の内容

別紙のとおり

. S.15